8月20日，SK海力士宣布，公司與美國(guó)弗吉尼亞大學(xué)、伊利諾伊大學(xué)厄巴納-香檳分校、南洋理工大學(xué)、麻省理工學(xué)院及延世大學(xué)等機(jī)構(gòu)的研究人員，共同完成CPO（Co-Packaged Optics，共封裝光學(xué)）技術(shù)路線圖，并已發(fā)表于《自然 · 電子學(xué)》（Nature Electronics）。
CPO將光引擎進(jìn)一步靠近處理器，通過縮短電信號(hào)傳輸距離，提升帶寬與能效（來源：SK海力士）
該路線圖聚焦高性能計(jì)算和AI應(yīng)用中的光互連技術(shù)，重點(diǎn)討論CPO從2D、2.5D中介層集成向3D異質(zhì)集成演進(jìn)的技術(shù)路徑，并提出面向下一代AI基礎(chǔ)設(shè)施的系統(tǒng)架構(gòu)。
其中，optics-centric architecture（以光為中心的架構(gòu)）以及Micro LED，是此次SK海力士披露中值得關(guān)注的兩個(gè)方向。
從“芯片互連”走向“系統(tǒng)互連”
SK海力士指出，目前超大規(guī)模AI集群已經(jīng)連接數(shù)千顆GPU和大量HBM堆棧，數(shù)據(jù)傳輸逐漸成為系統(tǒng)擴(kuò)展的瓶頸。其援引數(shù)據(jù)顯示，過去計(jì)算吞吐量約每?jī)赡晏嵘?倍，而互連帶寬同期僅提升約1.4倍。
來源：SK海力士
傳統(tǒng)銅電互連隨著傳輸速率和距離增加，會(huì)面臨更高的信號(hào)損耗、功耗和延遲。CPO則通過將光引擎進(jìn)一步靠近處理器，縮短高速電信號(hào)傳輸距離，再利用光鏈路完成后續(xù)數(shù)據(jù)傳輸。
研究團(tuán)隊(duì)提出，下一代AI基礎(chǔ)設(shè)施的目標(biāo)包括單節(jié)點(diǎn)超過100Tb/s帶寬、低于1pJ/bit能耗，以及低于10ns的芯片間延遲。論文同時(shí)指出，熱管理、制造能力和標(biāo)準(zhǔn)化仍是商業(yè)化需要解決的關(guān)鍵問題。
SK海力士提出“以光為中心”的架構(gòu)
在CPO進(jìn)一步演進(jìn)后，SK海力士將光互連的范圍延伸至存儲(chǔ)接口。
據(jù)介紹，optics-centric architecture采用光子中介層，通過光鏈路直接連接XPU資源池與存儲(chǔ)資源池，使多個(gè)AI加速器能夠共享一個(gè)大型內(nèi)存池。
以光互連為核心的架構(gòu)概念圖：光子中介層通過光鏈路，直接連接XPU資源池中的計(jì)算資源與內(nèi)存池中的存儲(chǔ)資源（來源：SK海力士）
與傳統(tǒng)封裝架構(gòu)相比，該方案希望減少處理器與存儲(chǔ)之間受到的物理連接限制，提高數(shù)據(jù)移動(dòng)效率，并讓AI基礎(chǔ)設(shè)施能夠隨著模型規(guī)模擴(kuò)大更加靈活地?cái)U(kuò)展。
SK海力士表示，從長(zhǎng)遠(yuǎn)來看，光互連有望成為未來AI基礎(chǔ)設(shè)施的基礎(chǔ)連接技術(shù)。公司也將繼續(xù)推動(dòng)memory、先進(jìn)封裝以及optical compute interconnects協(xié)同發(fā)展。
值得注意的是，在SK海力士發(fā)布的路線圖中，Micro LED也被點(diǎn)名。
SK海力士進(jìn)一步透露，下一階段將繼續(xù)探索超薄光子材料集成，以及基于Micro LED（μLED）的超大規(guī)模并行光互連，以進(jìn)一步提升光互連的能效和并行能力。
盡管現(xiàn)階段Micro LED光互連仍處于技術(shù)研發(fā)和驗(yàn)證階段，但隨著AI數(shù)據(jù)中心對(duì)高帶寬、低功耗和高密度互連的需求持續(xù)提升，Micro LED作為光源器件的潛在應(yīng)用正在獲得更多關(guān)注。SK海力士此次將其納入下一階段研究方向，也為Micro LED在AI光互連領(lǐng)域的技術(shù)探索提供了新的產(chǎn)業(yè)關(guān)注點(diǎn)。（LEDinside整理） |
